PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-151016

(43) Date of publication of application: 30.05.2000

(51)Int.CI.

H01S 5/22

(21)Application number: 10-314206

(71)Applicant: FURUKAWA ELECTRIC CO LTD:THE

(22)Date of filing:

05.11.1998

(72)Inventor: IWAI NORIHIRO


MUKOHARA TOMOKAZU KASUKAWA AKIHIKO

(54) MANUFACTURE OF SEMICONDUCTOR ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor element of high reliability by preventing release of P from an InP layer which takes place with oxidation at a high temperature, and preventing a ridge side surface and a bottom part from being roughened.

SOLUTION: This method is provided with a stripe-type ridge or mesa-post structure comprising a semiconductor layer 15 which contains Al and an InP layer 16, and a confinement structure is constituted of an Al oxide layer herein and Al of a semiconductor layer comprising AI is selectively oxidized. In this method, a process is provided wherein when the Al oxide layer is formed by selectively oxidizing an Al of the semiconductor layer comprising Al, a protective layer 19 resistant to oxidizing atmosphere for oxidizing Al is provided on a perimeter and bottom surface of the mesa-post or a side surface and bottom surface of the ridge, except for the semiconductor layer comprising Al.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-151016 (P2000-151016A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01S 5/22

H01S 3/18

662

5 F O 7 3

審査請求 未請求 請求項の数4 OL (全 7 頁)

(21)出願番号	特願平10-314206	(71)出願人	000005290 古河電気工業株式会社
(22)出願日	平成10年11月5日(1998.11.5)	(72)発明者	東京都千代田区丸の内2丁目6番1号 岩井 則広
			東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内
		(72)発明者	向原 智一
			東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内
		(74)代理人	100096231
			弁理士 稲垣 清 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体素子の作製方法

(57)【要約】

【課題】 高温での酸化処理時に発生する I n P 層からの P の脱離を防ぎ、リッジ側面や底部の荒れを防いで、信頼性の高い半導体素子を作製する方法を提供する。

【解決手段】 本半導体素子の作製方法は、AIを含む 半導体層15とInP層16とを有するストライプ状の リッジ又はメサポスト構造を備え、かつAIを含む半導 体層のAIを選択的に酸化させてなるAI酸化層により 閉じ込め構造を構成する半導体素子の作製方法である。 本方法では、AIを含む半導体層のAIを選択的に酸化 させてAI酸化層を形成する際、AIを含む半導体層を 除くリッジの側面及び底面又はメサポストの外周面及び 底面に、AIを酸化する酸化雰囲気に抗する保護層19 を設ける工程を備えている。



【特許請求の範囲】

【請求項1】 AIを含む半導体層とInP層とを有するストライプ状のリッジ構造又はメサポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化させてなるAI酸化層により閉じ込め構造を構成する半導体素子の作製方法であって、

A I を含む半導体層のA I を選択的に酸化させてA I 酸 化層を形成する際、A I を含む半導体層を除くリッジの 側面及び底面又はメサポストの外周面及び底面に、A I を酸化する酸化雰囲気に抗する保護層を設ける工程を備えていることを特徴とする半導体素子の作製方法。

【請求項2】 前記AIを酸化する酸化雰囲気に抗する 保護層が、誘電体膜であることを特徴とする、請求項1 に記載の半導体素子の作製方法。

【請求項3】 AIを含む半導体層とInP層とを有するストライプ状のリッジ構造又はメサポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化させてなるAI酸化層により閉じ込め構造を構成する半導体素子の作製方法であって、

A I を含む半導体層の A I を選択的に酸化させて A I 酸 化層を形成する際、リッジの側面及び底面又はメサポストの外周面及び底面に、 A I を酸化する酸化雰囲気に抗する保護層として、 A I を含む半導体膜を設ける工程を備えていることを特徴とする半導体素子の作製方法。

【請求項4】 AIを含む半導体層とInP層とを有するストライプ状のリッジ又はメサポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化させてなるAI酸化層により閉じ込め構造を構成する半導体素子の作製方法であって、

ドライエッチング法により半導体積層構造をエッチング してリッジ又はメサポストを形成し、次いでAIを含む 半導体層のAIを選択的に酸化させてAI酸化層を形成 する際、エッチング時にリッジ側面及び底面又はメサポ スト外周面及び底面に生成するポリマー層を、AIを酸 化する酸化雰囲気に抗する保護層として、用いることを 特徴とする半導体素子の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、AIを含む半導体層とInP層とを有するストライプ状のリッジ又はメサポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化させてなるAI酸化層により閉じ込め構造を構成する半導体素子の作製方法に関し、更に詳細には、素子特性が良好な半導体素子を高い製品歩留りで作製する方法に関するものである。

[0002]

【従来の技術】半導体素子では、AI酸化層により電流 狭窄構造を形成することが多い。例えば半導体レーザ素 子では、AIを含む半導体層を発光領域の積層構造の一 部として成膜し、AIを含む半導体層中のAIを選択的 に酸化させてA I 酸化層を形成し、そのA I 酸化層を電流ブロッキング層、即ち電流狭窄構造として用いることが行われている。

【OOO3】ここで、図6を参照して、AI酸化層を電 流ブロッキング層として用いた代表的な半導体レーザ素 子の構成を説明する。図6は半導体レーザ素子の断面模 式図である。半導体レーザ素子10は、端面発光型の半 導体レーザ素子であって、図6に示すように、厚さ約1 OOμm のn-InP基板11と、n-InP基板11 上に順次形成された、n-InPクラッド層12、SC H-MQW活性層13、第一のp-InPクラッド層1 4、p-AIInAs層15、第二のp-InPクラッ ド層16、及びp-GaInAsコンタクト層17から なる積層構造を備えている。積層構造のうち、第一のp ー I n P クラッド層 1 4 の上層部、 p ー A I I n A s 層 15、第二のp-InPクラッド層16、及びp-Ga InAsコンタクト層17は、幅が約10μmのストラ イプ状リッジ25として形成されている。また、p-A IInAs層15のリッジ側面部は、AIが選択的に酸 化されたAI酸化層18となっている。

【 OOO4 】窓26であるリッジ上部を除く領域上にSiN_X 膜27が保護膜として形成されている。そして、p側電極21が、リッジ上部の窓26の領域を含めてSiN_X 膜27上に、及びn側電極22m-Im-P基板裏面にそれぞれ形成されている。

【0005】本半導体レーザ素子10では、A I 酸化層 18が電気的絶縁特性を有すると共に光学的にも屈折率が低下しているので、A I 酸化層18により電流及び光の閉じ込めを行うことができる優れた閉じ込め構造が形成されている。

【 O O O 6 】次に、図 7 を参照して、従来の半導体レーザ素子 1 5 の作製方法を説明する。図 7 (a) から

(c)は、それぞれ、従来の半導体レーザ素子15を作製する際の工程毎の基板断面を示す縦断面図である。先ず、MOCVD法により、n-InP基板11上に、順次、n-InPクラッド層12、SCH-MQW活性層13、第一のp-InPクラッド層14、p-AIInAs層15、第二のp-InPクラッド層16、及びp-GaInAsコンタクト層17を成膜して、図7

(a) に示すように、積層構造を形成する。次に、 $S = O_2$ 膜からなるマスク 23 をコンタクト層 17 上に形成し、続いてマスク 23 を使って、コンタクト層 17 上に形成った。続いてマスク 23 を使って、コンタクト層 17 上に形成った。 15 をエッチングして除去し、、更に、第一の15 にの15 をエッチングして除去し、、更に、第一の15 にの15 に、図15 に、対象の 15 には、対象の 15 に、対象の 15 に、対象の

I酸化層18を形成する。

【0007】次に、窓26とするリッジ上部の領域を除く領域上に SiN_χ 膜27を保護膜として形成する。続いて、n-InP基板11の厚さが100 μ m程度の厚さになるように基板裏面を研磨し、p側電極21をリッジ上部の窓26の領域を含めて SiN_χ 膜27上に、及びn側電極22を基板裏面にそれぞれ形成する。

【0008】半導体レーザ素子の上述した作製方法は、閉じ込め構造の形成を除き、基本的には、通常のリッジ型の端面発光型半導体レーザ素子の作製方法と同じであるものの、次の利点を有する。即ち、上述した作製方法では、pーAIInAs層15を結晶成長させ、次いで酸化させる、一回の結晶成長及び酸化工程にて、閉じ込め構造を形成することができるので、pー半導体層とnー半導体層とを成膜して、リッジ構造を埋め込み、pーn接合分離により形成した通常の閉じ込め構造の形成方法に比べて、製造工程が簡単で、素子の歩留まり向上や低コスト化が期待できる。

[0009]

【OO10】しかし、酸化温度を上げた場合、InP層のP(燐)が脱離し、表面が荒れてしまう。即ち、酸化速度と表面状態とは、トレードオフの関係にあることが本発明者らの実験によりわかった。即ち、酸化速度を上げるために酸化温度を高くすると、InP層の表面が荒れ、AIInAs層の酸化処理に際して、InP層の表面が荒れていように酸化温度を低くすると、酸化速度が低下して経済的でなくなる。また、表面荒れの現象は、図9に示すように、特にリッジの立ち上がり近傍のInP層面にて著しく発生し、リッジ側面のInP層が削られ、リッジ底部の両脇の第一のpーInPクラッド層14上にInPの多結晶30として堆積する。

【0011】リッジ側面の荒れは、導波路損失を増大させ、レーザ素子特性を悪化させる原因につながる。また、リッジ底部脇の半導体層に堆積したInP多結晶は、パシベーション膜の膜厚の厚薄、膜質の良否に影響し、電極の進入等、素子の信頼性に影響を及ぼす。以上の説明では、端面発光型の半導体レーザ素子を例にして

問題を説明しているが、これに限らず、AIを含む半導体層とInP層とを有するストライプ状のリッジ構造又はメサポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化させてなるAI酸化層により閉じ込め構造を構成する半導体素子であれば、同じ問題を有する。

【OO12】本発明の目的は、AIを含む半導体層の高温酸化処理時に発生するInP層からのPの脱離を防ぎ、リッジ側面や底部の荒れを防いで、信頼性の高い半導体素子を作製する方法を提供することである。

[0013]

【課題を解決するための手段】上記目的を達成するために、本発明に係る半導体素子の作製方法(以下、第1の発明方法と言う)は、AIを含む半導体層とInP層を有するストライプ状のリッジ又はメサポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化管により閉じ込め構造を構成する半導体層でAIを登れてなるAI酸化層により閉じ込め構造を構成する半導体層のAIを選択的に酸化させてAI酸化層を形成する際、AIを含む半導体層を除くリッジの側面及び底面又はメサポストの外周に、AIを酸化する酸化雰囲気に抗する保護層を設ける工程を備えていることを特徴としている。

【OO14】保護層は、AIを酸化する酸化雰囲気に抗する層である限り、制約は無いが、好適には、保護層が、 SiO_2 膜、 SiN_X 膜、 AI_2O_2 膜等の誘電体膜である。

【0015】本発明に係る半導体素子の作製方法(以下、第2の発明方法と言う)は、AIを含む半導体層とInP層とを有するストライプ状のリッジ構造又はメメポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化させてなるAI酸化層により閉じ込め構造を構成する半導体素子の作製方法であって、AIを含む半導体層のAIを選択的に酸化させてAI酸化層を形成する際、リッジの側面及び底面又はメサポストの外周面及び底面に、AIを含む半導体膜を設ける工程を備えているのよば、AIで食るとして使用できる半導体に、例えば、AI(GaInP、AIInAs等で形成されている半導体層である。

【OO16】ところで、ドライエッチング法により半導体積層構造をエッチングしてリッジ又はメサポストを形成すると、リッジ側面又はメサポスト外周にポリマー層が自然発生的に生成する。ポリマーは、エッチングに使用する反応ガスと、半導体積層構造の構成成分との反応生成物や、エッチングマスクとして使用したSiO₂膜との反応生成物等の混合物であって、従来は、半導層に不純物が混入する原因になるとして除去されていた。本発明者らは、このリッジ側面に付着したポリマー層は、AIを酸化する酸化雰囲気に抗する保護層として機

能することを、多数の実験で確認した。

【0017】そこで、上述の知見に基づいて、本発明に係る半導体素子の別の作製方法(以下、第3の発明方法と言う)は、AIを含む半導体層とInP層とを有するストライプ状のリッジ又はメサポスト構造を備え、かるIを含む半導体層のAIを選択的に酸化させてなるAIを含む半導体層のAIを選択的に酸化等体素子の作製方法であって、ドライエッチング法により半導体積積造をエッチングしてリッジ又はメサポストを形成し、次いでAIを含む半導体層のAIを選択的に酸化させる際、エッチング時にリッジ側面といるので、MでAIを酸化する際、エッチング時にリッジ側面とび底面又はメサポスト外周面及び底面に生成するポリマー層を、AIを酸化する酸化雰囲気に抗する保護層として、用いることを特徴としている。

【0018】本発明方法は、AIを含む半導体層とInP層とを有するストライプ状のリッジ又はメサポスト構造を備え、かつAIを含む半導体層のAIを選択的に酸化させてなるAI酸化層により閉じ込め構造を構成する半導体素子である限り、半導体素子の種類、機能に制約なく適用でき、例えば端面発光型の半導体レーザ素子、面発光型の半導体レーザ素子の作製に好適に適用できる。

[0019]

【発明の実施の形態】以下に、実施形態例を挙げ、添付 図面を参照して、本発明の実施の形態を具体的かつ詳細 に説明する。

本実施形態例は、第1の発明に係る半導体レーザ素子の

作製方法の実施形態の一例であって、図1(a)~

実施形態例1

(c)、及び図2(d)~(f)は、本実施形態例の半導体レーザ素子の作製方法に従って半導体レーザ素子を作製する際の工程毎の積層構造の縦断面を示す断面図である。先ず、従来の方法と同様に、MOCVD法により、n-InP基板11上に、順次、n-InPクラッド層12、SCH-MQW活性層13、第一のp-InPクラッド層14、p-A|InAs15、第二のp-InPクラッド層16、及びp-GaInAsコンタクト層17を積層する。次いで、図1(a)に示すよう

とし、硫酸系及び塩酸系のエッチング液にてコンタクト層 17、及び第二のp-InPクラッド層 16をエッチング除去し、幅 10μ mの仮のストライプ状リッジ 24を形成する。

に、SiO。膜を成膜し、パターニングしてマスク23

【0020】次いで、本実施形態例の作製方法では、 SiO_2 膜マスク23を除去した後、再度、 SiO_2 膜 19を全面に成膜する。続いて、図1(b)に示すように、仮のリッジ24以外の領域に成膜した SiO_2 膜を例えばRIBEにて除去し、仮のリッジ24上面及び側面のみを SiO_2 膜19で被覆する。ここで、カバー膜19は SiO_2 膜に限らず、誘電体膜ならば、何を用い

ても良い。次に、図1 (c)に示すように、 SiO_2 膜 19をマスクにして、塩酸系のエッチング液にて、p-AIInAs15をエッチング除去し、第一のp-InPクラッド層 14 をその途中までエッチング除去して、所望のリッジ 25 を形成する。

【0021】次いで、酸化処理の際の酸化雰囲気に抗する保護膜として SiO_2 膜 19 を使い、水蒸気中にて、約500 の温度で 150 分間熱処理を施すことにより、p-AII nAs15 を側面から酸化させ、図 2 (d)に示すように、AI 酸化層 18 を形成する。次に、図 2 (e)に示すように、仮のリッジ 24 上のSi の2 膜 19 を除去してリッジ 25 を露出する。続いて、リッジ 25 の上部の窓 26 を除く領域に、保護層としてリッジ 25 の上部の窓 26 を除く領域に、保護層として $SiN \times$ 膜 27 を形成する。更に、n-In P基板 100 μ m程度の厚さになるように基板裏面を研磨し、窓 26 の領域を含む $SiN \times$ 膜 27 上に p 側電極 2 1を、基板裏面に n 側電極 22 をそれぞれ形成する。これにより、所望の図 2 (f)に示す半導体レーザ素子を作製することができる。

【0022】上述のように作製した半導体レーザ素子では、リッジ側面を誘電体膜によりカバーしているため、酸化時の熱処理時に発生していたInP層からのPの脱離を防ぐことができる。即ち、実用的な酸化速度が得られる500℃以上の温度で酸化を行った場合でも、表面荒れが無く、形状が損傷していないリッジを実現することができる。

【〇〇23】実施形態例2

本実施形態例は、第2の発明に係る半導体レーザ素子の 作製方法の実施形態の一例であって、図3は本実施形態 例の作製方法の要部を説明する図である。本実施形態例 の作製方法では、リッジ側面におけるP離脱を防ぐため の保護層としてSiO2膜に代えて、半導体膜を用いて いる。本実施形態例では、図3に示したように、従来の 作製方法と同様にして、SiO2膜マスク23を用い、 リッジ25を形成した後、SiO2膜マスク23を選択 成長用のマスクとして用い、リッジ25の側面及びリッ ジ脇の第一のp-InPクラッド層14上にAIInA s保護層29を選択成長させる。次いで、従来の作製方 法と同じ条件で、水蒸気雰囲気中で熱処理を行い、pー AIInAs 15を酸化させる。この時、AIInAs 層からなる保護層29も同時にAIが選択的に酸化され ることにより、リッジ側面でのPの離脱を防ぐことがで きる。保護層29は、実施形態例1のSiO2膜19と は異なり、除去する必要はない。

【0024】また、選択成長させた保護層29は、pーAIInAs層15と同じ組成である必要はなく、AIを含む材料で形成されている半導体層であれば良い。保護層として使用できる半導体層は、例えば、AI(Ga)As、AIGaInAs、AIGaInP、AIInP等で形成されている半導体層である。但し、InP

と格子定数がずれている層の場合は、層厚を臨界膜厚以 内にすることが好ましい。多少であれば、臨界膜厚を越 えた場合でも、酸化処理により誘電体膜に変化してしま うので、さほど問題にはならない。

【0025】実施形態例3

本実施形態例は、第2の発明に係る半導体レーザ素子の 作製方法の実施形態の別の例であって、図4は本実施形 態例の作製方法の要部を説明する図である。また、AI を含む材料で半導体層を選択成長させた場合に、誘電体 マスク上に多結晶が堆積してしまう。膜厚が非常に薄い 場合には何等問題にならないが、膜厚が厚い場合には、 やっかいになる。そこで、本実施形態例では、実施形態 例2のAIInAs層の選択成長に代えて、図4に示し たように、SiO。膜マスク23を除去し、リッジ25 及び第一のp-InPクラッド層14全面にAIInA s保護層29を成長させる。次いで、酸化処理を行っ て、AIInAs保護層29のAI、及びp-AIIn As層15のAIを選択に酸化してAI酸化層を形成す る。その後、リッジ25上部のAIInAs層のAIが 酸化してなるAI酸化層のみをエッチングにより除去す るようにしても良い。それ以外の領域の保護層29は、 実施形態例1のSiO。膜19とは異なり、除去する必 要はなく、保護層29上にSiNχ膜27を成膜するこ とができる。

【0026】実施形態例4

本実施形態例は、第3の発明に係る半導体レーザ素子の作製方法の実施形態の一例であって、図5は本実施形態の一例であって、図5は本実施形態例の作製方法の要部を説明する図である。実施形態例では、 SiO_2 膜マスク23を使い、硫酸系及び塩酸のエッチング液にてコンタクト層17、及び第二のp の仮のストライプ状リッジ24を形成したが、ウェッチングに代えて、ドライエッチングにより、ロースト層17、及び第二のp ー I n P クラッド層16 をエッチングにより、第一のI n P クラッド層16 をエッチングにより、第一のI n P クラッド層16 をエッチングにポリッジ24側面に付着して、図3に示すように、ポリマー層28を形成する。

【 O O 2 7 】 このポリマー層 2 8 は、エッチングの際に自然発生的にエッチング面に生成するものであって、エッチングに使用する反応ガスと、コンタクト層 1 7 及び第二の p ー I n P クラッド層 1 6 、 p ー A I I n A s 層 1 5 、及び第一の p ー I n P クラッド層 1 4 の構成 たらの反応生成物や、エッチングマスクとして使用したの反応生成物や、エッチングマスクとして使用したよいた。 で O 2 膜との反応生成物等の混合物であって、従来明 2 の実験では、このリッジ側面に付着したポリマー層 2 8 は、A I I n A s 層の酸化処理時に、実施形態例 1 の S i O 2 膜 1 9 と同様の A I を酸化する酸化雰囲気に抗する機能を有し、 P の脱離を防ぐことができるとわかっ

た。そこで、本実施形態例の作製方法では、リッジ形成のドライエッチング時に発生し、付着したポリマー層28を積極的に熱処理の保護膜として利用し、Pの離脱を防いでいる。そして、AIInAs層の熱酸化後に、ポリマー層28を除去して良く、放置してその上にSiN 膜27を成膜しても良い。

【0028】上述の実施形態例では、端面発光型のリッジ型半導体レーザ素子を例にして説明しているが、面発光型のメサポスト構造を備えた半導体レーザ素子にも好適に適用できる。上述の実施形態例では、n型基板上の素子を例に取って説明を行ったが、p型基板上の素子においても同様の効果が得られることは言うまでもない。また、半導体レーザを例に取って説明を行ったが、AIInAs層を酸化させる作製工程を有する素子であれば、他の半導体素子においても応用可能であることは言うまでもない。

[0029]

【発明の効果】本発明によれば、AIを含む半導体層のAIを選択的に酸化させてAI酸化層を形成する際、AIを含む半導体層を除くリッジの側面及び底面又はメサポストの外周面及び底面に、AIを酸化する酸化雰囲気に抗する保護層を設けることにより、InP層からのPの解離を防止して、半導体層の肌荒れを防止し、良好な特性を備えた半導体素子を高い作製歩留りで作製することができる。

【図面の簡単な説明】

【図1】図1(a)~(c)は、それぞれ、実施形態例 1の半導体レーザ素子の作製方法に従って半導体レーザ 素子を作製する際の工程毎の積層構造の縦断面を示す断 面図である。

【図2】図2(d)~(f)は、それぞれ、図1(c)に続く、実施形態例1の半導体レーザ素子の作製方法に従って半導体レーザ素子を作製する際の工程毎の積層構造の縦断面を示す断面図である。

【図3】実施形態例2の作製方法の要部を説明する図である。

【図4】実施形態例3の作製方法の要部を説明する図である。


【図5】実施形態例4の作製方法の要部を説明する図である。

【図6】半導体レーザ素子の積層構造を示す縦断面図で ある

【図7】図7(a)~(c)は、それぞれ、半導体レーザ素子の従来の作製方法に従って半導体レーザ素子を作製する際の工程毎の積層構造の縦断面を示す断面図である


【図8】AIInAs層の酸化温度と酸化速度との関係を示すグラフである。


【図9】表面荒れの状態を説明する模式図である。 【符号の説明】



- n-InPクラッド層
- SCH-MQW活性層
- 14 第一のp-InPクラッド層
- 1 5 p-AIInAs層
- 第二のp-InPクラッド層
- pーGaInAsコンタクト層
- 18 A I 酸化層
- 19 保護膜

- p側電極 2 1
- n側電極
- 23 SiO₂ 膜マスク
- 仮のリッジ 2 4
- リッジ 2 5
- 26 窓
- 2 7 SiN_X 膜
- 28 ポリマー層
- 29 AIInAs層の保護膜
- InPの多結晶 30






28~

[図5]

- 25 リッジ 26 窓



フロントページの続き

(72) 発明者 粕川 秋彦 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 Fターム(参考) 5F073 AA13 CA07 DA27 DA35